(19)日本国特許庁(JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

## 特開平10-41816

(43)公開日 平成10年(1998)2月13日

(51) Int. Cl. \*

識別記号

庁内整理番号

FΙ

技術表示箇所

H03L 7/18

H03B 28/00

HO3L 7/18

H03B 28/00

Z

審査請求 未請求 請求項の数3 FD (全5頁)

(21)出願番号

特願平8-213090

(22)出願日

平成8年(1996)7月24日

(71)出願人 390005175

株式会社アドバンテスト

東京都練馬区旭町1丁目32番1号

(72)発明者 木村 誠

東京都練馬区旭町1丁目32番1号 株式


会社アドバンテスト内

### (54) 【発明の名称】信号発生器

### (57)【要約】

【課題】 本発明は、複数のDDS出力をもつ信号発生器において、周波数設定を容易にし、特に、各DDS出力間の周波数を正確な整数比で出力できる信号発生器を提供する。

【解決手段】 基準クロック発生手段と、該基準クロック発生手段の出力信号を、PLL回路の一方の位相比較入力端に与えて、VCOの出力をPLL一DDSで受け、該PLLーDDSの出力を前記PLL回路の他方の位相比較入力端に与えて発振させるPLL回路と、該PLL回路の出力を受けて所望の周波数を発生する複数のDDSとを具備して整数比の周波数が出力できる解決手段。



#### 【特許請求の範囲】

【請求項1】 基準クロック発生手段と、

該基準クロック発生手段の出力信号を受けて、第1のD DSを位相の帰還手段として発振するPLL回路と、

該 P L L 回路の出力を受けて所望の信号を発生する第2 のDDSと、

を具備して整数値の位相加算データ設定で端数の無い周 波数が発生できることを特徴とした信号発生器。

【請求項2】 基準クロック発生手段と、

該基準クロック発生手段の出力信号を、PLL回路の一 10 いる。 方の位相比較入力端に与えて、VCOの出力をDDSで 受け、該DDSの出力を前記PLL回路の他方の位相比 較入力端に与えて発振させるPLL回路と、

該PLL回路の出力を受けて所望の周波数を発生する複 数のDDSと、

を具備して所望の整数比の周波数が発生できることを特 徴とした信号発生器。

【請求項3】 基準クロックを発生する基準クロック発 生器(10)と、

該基準クロック発生器 (10) の信号を位相比較入力の 一端に受ける位相比較器(20)と、

該位相比較器(20)の出力雑音を除去するループフィ ルタ(40)と、

該ループフィルタ(40)の出力電圧で制御される発振 器のVCO(50)と、

該VC〇(50)の出力を前記位相比較器(20)の位 相比較入力の他端に帰還するPLL-DDS (30) ٤.

前記発振器のVCO(50)の出力を受けて、所望の周 波数を発生する複数のDDS (71、72~7m)と、 を具備して該DDS (71、72~7m) と前記PLL - DDS(30)とに位相加算データを与えて所望の整 数比の周波数が発生できることを特徴とした信号発生 器。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、DDS出力をもつ  $f_{DD}$  =  $(DATA/2) \cdot f$ .

ここで、

f<sub>pp</sub>: :DDS出力のクロック周波数

: 位相加算設定レジスタのサイズ (ビット)

f. :基準クロックの周波数

DATA : 位相加算データ

【0008】そして、クロック周波数をカウントしてい くことで、ROMテーブル・メモリ36用のアドレスを 発生出力している。

 $DATA = (f_{pp}, /f_{r}) 2$ 

例えば、DDS71と、DDS72とに上記DDSを使 用した場合、基準クロックの周波数を100MHz、位 相加算設定レジスタを32ビットとして、DDS71の 50 と、DATA2は上記(2)式から計算すると、下記の

信号発生器において、周波数設定を容易にし、特に、複 数のDDS出力の周波数を整数比で正確に出力できる信 号発生器に関する。

[0002]

【従来の技術】従来技術の例について、図2と、図3 と、図4とを参照して説明する。図2に示すように、従 来のDDS出力をもつ信号発生器の構成は、基準クロッ ク発生器10と、ダイレクト・デジタル・シンセサイザ のDDS71と、DDS72~DDS7mとで構成して

【0003】基準クロック発生器10は、基準となる所 定の周波数の信号を発生する。例えば、1MHz、5M Hz、10MHz、50MHz、100MHz等の周波 数である。一般に、2のベキ乗の周波数は使用されな

【0004】次に、ダイレクト・デジタル・シンセサイ ザであるDDSの一例について、内部原理プロック図を 示す図3と、出力信号波形の図4を参照して概要を説明 する。DDS (Direct Digital Synthesizer) とは、デ ジタル的に任意の周波数のデジタル・サイン波信号を出 **力するシンセサイザである。** 

【0005】例えば、図3に示すようにDDSは、32 ビット長の位相加算設定レジスタ33と、加算器34 と、デジタル・サイン波形の1サイクル分のアドレスを 発生するアドレスカウンタ35と、デジタル・サイン波 形発生用の12ビットのデータを出力するROMテープ ル・メモリ36と、DA変換器37と、ローパスフィル タのLPF38とで構成される。

【0006】そして、位相加算設定レジスタ33に位相 30 加算データを設定すると、加算器34が基準クロック入 力を位相加算データに対応したクロック周波数に変換し て出力する。

【0007】このDDS出力のクロック周波数は、下記 の式(1)の計算式に示すように、高分解能ピッチで発 生でき、しかも、この設定の切り換わりにおいても、出 力波形の位相の連続性は保たれる。このクロック周波数 を、アドレスカウンタ35に与えて、カウントさせる。

 $\cdots$  (1)

【0009】このアドレス発生によって、ROMテープ 40 ル・メモリ36の内容、即ち12ピット長のサイン波コ ードデータをDA変換すると、図4の(a)に示すデジタ ル階段状サイン波形となる。また、その階段状サイン波 形はLPF38でスムージングされ図4の(b)に示す なめらかなサイン波形となる。

【0010】また、上記式(1)から、下記式(2)が 得られる。

· · · · (2)

出力1の周波数を10kHz、DDS72の出力2の周 波数を20kHzとなる位相加算データのDATA1

値となり、それぞれが整数とならない。

 $DATA1 = 429496.7 \cdot \cdot$ 

 $DATA2 = 858993.4 \cdot \cdot$ 

【0011】従って、実際に設定できる位相加算データ 计

DATA1 = 4 2 9 4 9 6

DATA2 = 8 5 8 9 9 3

となる。そのときの出力1と出力2の周波数は、(1) 式から

 $f_{PBI} = 9.99998301kHz$  $f_{\text{MMV}} = 1.9.99998931 \text{ kHz}$ となる。

【0012】このように出力1と出力2との周波数は1 0 k H z 、 2 0 k H z とならないし、また周波数比は正 確な1:2の整数比とはならない。この周波数で測定す る場合、短時間での測定においては影響が少ないが、長 期にわたって連続して測定をするとき、両出力信号間に 位相ずれが生じる難点がある。一方、周波数比のみを整 数倍にするだけならば、位相加算データを整数倍で設定 すればよいが、その場合は所望の周波数とはならない。 [0013]

【発明が解決しようとする課題】上記説明のように、D DSを使用した従来の信号発生器では、発生信号周波数 が正確な整数比に出来なかったり、あるいは半端な周波 数となるので所望の周波数の設定がしずらい実用上の不 便があった。そこで、本発明は、こうした問題に鑑みな されたもので、その目的は、10kHz、20kHz等 の端数の無い目的とする周波数が設定できて、しかも正 確な整数比の周波数が発生できるDDS出力を有する信 号発生器を提供することを目的としている。

[0014]

【課題を解決する為の手段】即ち、上記目的を達成する ためになされた請求項1に記載の発明は、基準クロック 発生手段と、該基準クロック発生手段の出力信号を受け て、第1のDDSを位相の帰還手段として発振するPL L回路と、該PLL回路の出力を受けて所望の信号を発 生する第2のDDSと、を具備して整数値の位相加算デ ータ設定で端数の無い周波数が発生できることを特徴と した信号発生器を要旨としている。

【0015】即ち、上記目的を達成するためになされた 40

 $f_{\cdot} = f_{\cdot}$ 

【0020】一方、図3に示すDDSの出力周波数は、

 $f_{DD}$  =  $(DATA/2") \cdot f_{C}$ 

ここで、

foos: DDS出力のクロック周波数

: 位相加算設定レジスタのサイズ (ビット)

:基準クロックの周波数

DATA : 位相加算データ

【0021】次に、式(2)を図1に示すPLL回路6

 $f_1 = (DATAP/2^*) \cdot f_{YG}$ 

請求項2に記載の発明は、基準クロック発生手段と、該 基準クロック発生手段の出力信号を、PLL回路の一方 の位相比較入力端に与えて、VCOの出力をDDSで受 け、該DDSの出力を前記PLL回路の他方の位相比較 入力端に与えて発振させるPLL回路と、該PLL回路 の出力を受けて所望の周波数を発生する複数のDDS と、を具備して所望の整数比の周波数が出力できること を特徴とした信号発生器を要旨としている。

【0016】即ち、上記目的を達成するためになされた 10 請求項3に記載の発明は、基準クロックを発生する基準 クロック発生器10と、該基準クロック発生器10の信 号を位相比較入力の一端に受ける位相比較器20と、該 位相比較器20の出力雑音を除去するループフィルタ4 0と、該ループフィルタ40の出力電圧で制御される発 振器のVCO50と、該VCO50の出力を前記位相比 較器20の位相比較入力の他端に帰還するPLL-DD S30と、前記発振器のVCO50の出力を受けて、所 望の周波数を発生する複数のDDS71、72~7m と、を具備して該DDS71、72~7mと前記PLL - DDS30とに位相加算データを与えて所望の整数比 の周波数が発生できることを特徴とした信号発生器を要 旨としている。

【発明の実施の形態】本発明の実施の形態は、下記の実 施例において説明する。

[0.017]

20

30

【実施例】本発明の実施例について、図1と、図3と、 図4とを参照して説明する。本発明の構成は、図1に示 すように、基準クロック発生器10と、PLL回路60 と、DDS71、72~7mとで構成している。

【0018】図1に示すPLL回路60において、位相 同期ループは、位相比較器20により、外部の基準クロ ック発生器10の出力信号とPLL-DDS30の出力 信号との位相が一致するように制御される。尚、PLL 回路 6 0 内のDDS はPLL 回路外のDDS 7 1、7 2 ~ 7 mとは同一のものが使用できるが説明の便宜上区別 をしやすくするためにPLL-DDS30としている。

【0019】その結果、PLL回路60のロック状態に おいて、基準クロック発生器10の出力信号の周波数f とPLL-DDS30の出力信号の周波数f、は等し くなり(1)式が得られる。

 $\cdots$  (1)

従来技術での説明と同じく下記一般式(2)となる。

 $\cdots (2)$ 

0にあてはめると、

 $f_c = f_{rc}$ 

 $f_{oos} = f_{oos}$ 

DATA = DATAP

であるから、下記の式(3)が得られる。

 $\cdots$  (3)

式(1)と、式(3)から式(4)が得られる。

 $f_{*c*} = (2" / DATAP) \cdot f_*$ 

【0022】また、式(2)を図1に示す、DDS71 にあてはめると、

 $f_c = f_{vco}$ 

 $f_{DDSI} = (DATA1/2^{\circ}) \cdot f_{VCO}$ 

f sps::DDS71出力のクロック周波数

: 位相加算設定レジスタのサイズ(ピット)

:基準クロックの周波数 f.

 $f_{\text{DDSI}} = (DATA1/2") \cdot f_{\text{rco}}$ 

 $= (DATA1/2) \cdot (2 \cdot / DATAP) \cdot f$ 

【 0 0 2 4 】同様に、DDS 7 2 の出力 2 と、DDS 7 式 (8) となる。

mの出力mとの出力周波数は、それぞれ、式 (7)と、

 $f_{DDS2} = (DATA2/DATAP) \cdot f$ 

 $f_{DDS} = (DATAm/DATAP) \cdot f$ 

【0025】例えば、下記の条件で設定した場合、

 $f_{\cdot} = 1 M H z$ 

 $DATAP = 64 \times 10^{\circ}$ 

 $DATA1 = 64 \times 10'$ 

 $DATA2 = 64 \times 10' \times 2$ 

 $DATAm = 64 \times 10' \times 3$ 

式 (6) 、 (7) 、 (8) から、DDS 71、72、7 mの出力1、2、mは、それぞれ、

 $f_{bbs} = 10 k H z$ 

 $f_{0012} = 20 k H z$ 

 $f_{,,,,} = 30 k H z$ 

となり、1:2:3の正確な整数比の周波数となる。

【0026】結局、式(6)、(7)、(8)の右辺か 30 らわかるように、DDSを帰還系にもつPLL回路を1 段追加することで、2のペキ乗の項が消去されて無くな るので、基準クロックの周波数に対して端数の無い周波 数の出力が得られる。また、DATA1と、DATA2 と、DATAmとの位相加算データを整数比となるよう に設定すれば、その出力は正確な整数比の周波数とな る。

【0027】ところで、本実施例ではDDSを帰還系に もつPPL回路の出力に、複数のDDSを接続した例で 示したが、1つのDDSを接続した場合でも実施でき、 基準クロックの周波数に対して端数の無い周波数の出力 が得られる効果がある。。

[0028]

【発明の効果】本発明は、以上説明したような形態で実

 $\cdots$  (5)

DATA1:位相加算データ

であるから、下記の式(5)が得られる。

【0023】従って、式(4)と、式(5)から、下記

の式(6)が得られる。

DATA = DATA1

 $f_{pps} = f_{ppst}$ 

 $= (DATA1/DATAP) \cdot f.$ 

施され、以下に記載されるような効果を奏する。即ち、 本発明においては、基準クロック発生器のクロック周波 20 数が2のベキ乗の周波数でなくても、DDS出力の周波

数は端数の無い周波数が容易に設定できる効果がある。 しかも、複数のDDSを接続した場合は、正確な整数比

のDDS出力の周波数が得られるので、精度を必要とす る測定の信号発生器としての効果は大である。

【図面の簡単な説明】

【図1】本発明の信号発生器のプロック図である。

【図2】従来の信号発生器のプロック図である。

【図3】DDSのブロック図である。

【図4】 DDS出力の波形である。

【符号の説明】

10 基準クロック発生器

20 位相比較器

30 PLL-DDS

33 位相加算設定レジスタ

34 加算器

35 アドレスカウンタ

36 ROMテーブル・メモリ

37 DA変換器

3 8 LPF


40 40 ループフィルタ

50 VCO

60 PLL回路


71,  $72 \sim 7$  m DDS

[図1]



【図2】

[図3]




[図4]

(a)

(b)

LPF38 出力



PA交換器97 出力

+v|